1. Наука
  2. Видання
  3. Системи обробки інформації
  4. 5(112)'2013
  5. Обеспечение тестового покрытия для электронных проектов FPGA при оценивании функциональной безопасности по критериям SIL3

Обеспечение тестового покрытия для электронных проектов FPGA при оценивании функциональной безопасности по критериям SIL3

В. В. Скляр, А. А. Резуненко, О. Н. Одарущенко, А. С. Гудзь, С. С. Щербаченко, А. А. Сенаторов, Е. Д. Вовк
Системи обробки інформації. — 2013. — № 5(112). — С. 62-65.
УДК 681.3.06
Мова статті: російська
Анотації на мовах:

Рассмотрены вопросы верификации электронных проектов для FPGA при оценивании функциональной безопасности по критериям SIL3. Предложен подход к обеспечению тестового покрытия для цифрового аппарата с памятью, основанный на формальной модели утверждений и направленный на уменьшение количества входных тестовых комбинаций. Также разработан способ автоматизированного формирования верификационных отчетов с целью сокращения времени тестирования и увеличения точности результатов.
Ключові слова: верификация, тестовое покрытие, функциональная безопасность, критерии безопасности
Бібліографічний опис для цитування:
Скляр В. В. Обеспечение тестового покрытия для электронных проектов FPGA при оценивании функциональной безопасности по критериям SIL3 / В. В. Скляр, А. А. Резуненко, О. Н. Одарущенко, А. С. Гудзь, С. С. Щербаченко, А. А. Сенаторов, Е. Д. Вовк  // Системи обробки інформації. — 2013. — № 5. — С. 62-65.