1. Наука
  2. Видання
  3. Системи обробки інформації
  4. 5(112)'2013
  5. ЗАБЕЗПЕЧЕННЯ ТЕСТОВОГО ПОКРИТТЯ ДЛЯ ЕЛЕКТРОННИХ ПРОЕКТІВ FPGA ПРИ ОЦІНЮВАННІ ФУНКЦІОНАЛЬНОЇ БЕЗПЕКИ ПО КРИТЕРІЯМ SIL3

ЗАБЕЗПЕЧЕННЯ ТЕСТОВОГО ПОКРИТТЯ ДЛЯ ЕЛЕКТРОННИХ ПРОЕКТІВ FPGA ПРИ ОЦІНЮВАННІ ФУНКЦІОНАЛЬНОЇ БЕЗПЕКИ ПО КРИТЕРІЯМ SIL3

B.В. Cкляр, А.О. Різуненко, О.М. Одарущенко, А.С. Гудзь, С.С. Щербаченко, А.О. Сенаторов, К.Д. Вовк
Анотації на мовах:

Розглянуто питання верифікації електронних проектів для FPGA при оцінюванні функціональної безпеки за критеріями SIL3. Запропоновано підхід до забезпечення тестового покриття для цифрового апарату з пам'яттю, заснований на формальній моделі тверджень і спрямований на зменшення кількості вхідних тестових комбінацій. Також розроблено спосіб автоматизованого формування верифікаційних звітів з метою скорочення часу тестування і збільшення точності результатів.
Ключові слова: верифікація, тестове покриття, функціональна безпека, критерії безпеки