

СИСТЕМА МОДЕЛИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ НА ОСНОВЕ К-ЗНАЧНОГО ДИФФЕРЕНЦИАЛЬНОГО ИСЧИСЛЕНИЯ И МНОГОЗНАЧНЫХ АЛФАВИТОВ

В статье рассматривается применение многозначных алфавитов при моделировании в системе К-значного дифференциального исчисления и анализе работоспособности цифровых устройств с ее помощью. Это дает возможность проектировать быстродействующие цифровые устройства с учетом динамики переключения сигналов и учета внешних и внутренних помех.

Ключевые слова: система моделирования, К-значное дифференциальное исчисление, многозначные алфавиты, динамика переключения сигналов, внешние и внутренние помехи.

Введение

Постановка проблемы и анализ литературы.

При проектировании современных цифровых систем требуется создание математических моделей, полно отображающих процессы, происходящие в реальных устройствах. Использование систем с булевым представлением сигналов [1 – 3] предполагает, что сигналы на входах и выходах элементов систем изменяется мгновенно, принимая одно из двух разрешенных значений – единица или ноль. В то же время такое представление цифровых сигналов не учитывает реальные характеристики импульсных сигналов и логических элементов систем, что приводит к сбоям в функционировании аппаратуры. Таким образом, учет реальных временных характеристик переключательных процессов при моделировании и проектировании цифровых устройств, является актуальным.

Существующие методы и системы анализа работоспособности вычислительных устройств на основе двоичного моделирования и многозначных алфавитов не дают достаточно полной картины из-за отсутствия учета в них таких параметров сигналов, как амплитуда, разная длительность фронтов и задержек импульсов, паразитных дифференциальных связей, которые становятся актуальными при анализе работоспособности вычислительных устройств на высоких частотах. Особенно это важно, когда устройства работают в условиях мощных внешних и внутренних электромагнитных полей. Эти поля становятся источником наводок, которые не могут быть учтены при анализе работоспособности цифровых устройств указанными методами и известными системами проектирования, например, PCAD, ORCAD и др. [1 – 3], в которых используется булево моделирование. В значительной мере это относится к этапу исследования работоспособности цифровых устройств с учетом конструкторского

проектирования печатных плат и, в частности, к прогнозированию свойств модулей на помехоустойчивость, оптимизации межсоединений печатных плат, компоновке схем устройств по модулям, размещению элементов на печатных платах и трассировке межсоединений, и моделированию проектируемых устройств с их учетом. При разработке цифровых устройств важная роль отводится исследованию паразитных электромагнитных процессов в устройствах и их печатных платах и оценке их влияния на быстродействие и электромагнитную совместимость (ЭМС) устройств, когда сигналы помех накладываются на информационные и управляющие сигналы вычислительных устройств.

В настоящее время учет переходных процессов в цифровых системах осуществляется различными методами. Наиболее распространенными являются математические модели, созданные на основе систем непрерывных обыкновенных дифференциальных уравнений или уравнений в частных производных [4]. Они позволяют детально оценить работу любых цифровых систем, построенных на современной элементной базе, однако это требует чрезмерных вычислительных затрат. Учет переходных процессов в системах возможен также с помощью представления сигналов в многозначных алфавитах [5]. Но этот метод не позволяет исследовать многие динамические эффекты в устройствах, которые обнаруживаются при описании схем обыкновенными непрерывными дифференциальными уравнениями и связаны с различной интенсивностью нарастания или спада сигналов и их влияния через паразитные связи на соседние дорожки печатных плат и элементы. Поэтому, с одной стороны, необходимо учитывать динамические явления в цифровых схемах, а с другой – минимизировать огромные вычислительные затраты, возникающие при моделировании.

Проблема автоматизированного проектирования и создания САПР вычислительных устройств с

использование методов К-значного дифференциального исчисления не может быть эффективно решена без использования теории и методов искусственного интеллекта (ИИ) и использования нейронных сетей как одной из составляющих ИИ. Использование средств ИИ позволяет автоматизировано выполнять диагностику проектируемых устройств и выявлять "узкие" места в схеме еще на этапе проектирования. Эта проблема решается на основе объединения исследования динамики переключения сигналов, имевшего место в булевом дифференциальном исчислении, с многозначным моделированием и описанием динамических процессов переключения сигналов и паразитных связей в устройствах с использованием многозначных алфавитов.

Существуют различные подходы к построению многозначных алфавитов и алгебр, используемых при моделировании цифровых устройств. Например, в работе [6] предложен систематический подход к построению многозначных логик, используемых при построении цифровых устройств. В работе [7] разработана 16-значная логическая система, из которой могут быть получены основные многозначные логики, применяемые при моделировании и проектировании дискретных устройств.

При использовании многозначных алфавитов в качестве базового может приниматься четырехзначный алфавит {0, D, D', 1}, которому соответствуют последовательности логических сигналов "00", "10", "01" и "11". Из этого алфавита может быть получен, например, наиболее широко применяющийся троичный алфавит Эйхельбергера [8], в котором используются три значения {0, 1, u}, где символом u обозначается не только неопределенное состояние, но и возможность перехода из состояния "0" в состояние "1" и наоборот. Пятизначный алфавит [9, 10] является обобщением трехзначного и также широко применяется при моделировании цифровых устройств. Этот алфавит состоит из следующего подмножества: статический "0" – ("00"), статическая "1" – "11", гладкий переход из состояния "ноль" в состояние "единица" E – "00" ∪ "01" ∪ "11", гладкий переход из состояния "единица" в состояние "ноль" H – "11" ∪ "10" ∪ "00" и неопределенность u – "00" ∪ "01" ∪ "10" ∪ "11". В общем случае 16-значный алфавит [11] представлен в табл. 1

Целью статьи является представление разработанной системы моделирования на основе К-значного дифференциального исчисления и использования многозначных алфавитов, позволяющей исследовать работоспособность проектируемых современных быстродействующих цифровых устройств с учетом динамики переходных процессов в отдельных блоках, а также с учетом влияния полей от внешних и внутренних источников, вызывающих помехи в работе этих устройств.

Таблица 1
Значения символов в 16-значном алфавите

№ п/п	Значение	Подмножество V_4	Допустимые состояния или переходы			
			X^{00}	X^{01}	X^{10}	X^{11}
1.	\emptyset	$\{\emptyset\}$	0	0	0	0
2.	1	$\{1\}$	0	0	0	1
3.	D	$\{D\}$	0	0	1	0
4.	G1	$\{D \cup 1\}$	0	0	1	1
5.	D'	$\{D'\}$	0	1	0	0
6.	F1	$\{D' \cup 1\}$	0	1	0	1
7.	D*	$\{D' \cup D\}$	0	1	1	0
8.	D1	$\{D' \cup D \cup 1\}$	0	1	1	1
9.	0	$\{0\}$	1	0	0	0
10.	C	$\{0 \cup 1\}$	1	0	0	1
11.	F0	$\{0 \cup D\}$	1	0	1	0
12.	H	$\{0 \cup D \cup 1\}$	1	0	1	1
13.	G0	$\{0 \cup D'\}$	1	1	0	0
14.	E	$\{0 \cup D' \cup 1\}$	1	1	0	1
15.	D0	$\{0 \cup D' \cup D\}$	1	1	1	0
16.	u	$\{0 \cup D' \cup D \cup 1\}$	1	1	1	1

Основная часть

Исследование работоспособности проектируемых цифровых устройств с учетом динамики переходных процессов в отдельных блоках, а также с учетом влияния полей от внешних и внутренних источников, вызывающих помехи в работе этих устройств, можно сделать только используя модели, описывающие дифференциальные связи [12], что выполняется с помощью К-значных дифференциальных уравнений [13], позволяющих описывать изменения фронтов сигналов во времени. В К-значном дифференциальном исчислении функции, описывающие сигналы, принимают значения из множества $M = \{0, 1, 2, \dots, K-1\}$, а время изменяется дискретно. При этом операции дифференцирования определяются следующим образом:

$$\left. \frac{dF^+}{dt} \right|_{t_j=t_{j0}} = \frac{F(t_j + \Delta t) \langle - \rangle_K F(t_j)}{\Delta t}$$

или

$$\left. \frac{dF^-}{dt} \right|_{t_j=t_{j0}} = \frac{F(t_j) \langle - \rangle_K F(t_j - \Delta t)}{\Delta t},$$

где $\left. \frac{dF^+}{dt} \right|_{t_j=t_{j0}}$ и $\left. \frac{dF^-}{dt} \right|_{t_j=t_{j0}}$ – производные функции

$F(t)$ в точке t_j ; Δt – шаг изменения аргумента функции; операции $\langle - \rangle_K$ и \langle / \rangle_K понимаются как арифметические операции вычитания и деления по модулю К.

Производные $\left. \frac{dF^+}{dt_j} \right|_{t_j=t_{j0}}$, $\left. \frac{dF^-}{dt_j} \right|_{t_j=t_{j0}}$ и функция

$F(t_j)$ принимают значения из множества M и имеют область определения дискретный интервал $[t_n, t_k]$, где t_n и t_k соответственно начальный и конечный моменты времени моделирования, аргумент меняется с шагом Δt , обычно принимаемым равным единице.

Подход на основе K -значного кодирования цифровых сигналов с использованием многозначного алфавита и K -значных дифференциальных моделей позволяет более полно учитывать специфику дискретных объектов и отказаться от практики перенесения методов, применяемых при моделировании аналоговых систем в дискретную область, где они часто работают неэффективно. При этом разработаны новые классы математических моделей – K -значные дифференциальные и интегральные уравнения, которые дают более полные данные о работоспособности устройств на стадии их проектирования по сравнению с системами булевых уравнений и не требуют таких вычислительных затрат как системы непрерывных дифференциальных уравнений. Моделирование на основе K -значного дифференциального исчисления позволяет эффективно решать задачи проверки правильности функционирования проектируемых вычислительных устройств и анализа схем, с целью выявления соревнований и гонок, учета неисправностей, в том числе, обусловленных паразитными омическими и емкостными связями на платах и блоках. Моделирование позволяет также определить токи потерь во всех типах полупроводниковых элементов, вызывающих нарушения выполняемых устройствами функций хранения, записи и считывания информации. Использование разработанных методов K -значного дифференциального исчисления в автоматизированной системе проектирования позволяет уменьшить вероятность появления статических и динамических рисков сбоев за счет оптимальной конфигурации топологии печатных плат проектируемых вычислительных устройств.

В системе K -значного дифференциального исчисления для моделирования и анализа работоспособности цифровых устройств используется 13-значный алфавит как подмножество приведенного выше 16-значного алфавита [11].

K -значное кодирование сигналов и K -значные дифференциальные модели позволяют естественным образом для описания функционирования цифровых устройств использовать и многозначные алфавиты. На рис. 1 приведены тринадцать типичных сигналов, полученных в системе моделирования на основе K -значного дифференциального исчисления при семизначном кодировании цифровых сигналов.




Рис. 1. Тринадцать видов сигналов в K -значном виде, полученные в системе моделирования на основе K -значного дифференциального исчисления

В соответствии с приведенным рисунком при использовании семизначного кодирования ($K = 7$) используют следующие тринадцать видов сигналов [14]: первый сверху сигнала вида "_0" – соответствует статическому бинарному сигналу нулевого уровня, следующий сигнал "_1" представляет собой значение " $K - 1$ " = 6, соответствующий значению уровня статической бинарной "единицы", далее сигнал "_A" – соответствует переходу из нуля в неопределенность " $(K - 1)/2$ " = 3, сигнал "_B" – переходу из " $(K - 1)$ " в неопределенность " $(K - 1)/2$ ", "_E" – переходу из нуля в " $(K - 1)$ ", "_F" – динамическому риску сбоя при переключении из нуля в " $(K - 1)$ ", "_H" – нормальному переходу из $(K - 1)$ в нуль, "_I" – переходу

ду из неопределенности " $(K - 1)/2$ " в $(K - 1)$, " $_L$ " – динамическому риску сбоя при переключении из $(K - 1)$ в нуль, " $_P$ " – статическому риску сбоя в нуле, " $_O$ " – переходу из неопределенности " $(K - 1)/2$ " в нуль, " $_V$ " – статическому риску сбоя в $(K - 1)$, сигнал " $_X$ " соответствует значению неопределенности " $(K - 1)/2$ " при бинарном представлении сигналов.

Методология использования K -значных моделей для решения конкретных задач обеспечения требований электромагнитной совместимости реализована в программном продукте, позволяющем проводить такой анализ на ранних стадиях проектирования устройств. Моделирование устройств осуществляется с учетом влияния внутрисистемных помех, среди которых основными являются перекрестные помехи. Алгоритм проектирования включает компоновку элементов устройств и их размещение на печатной плате. Причем компоновка элементов осуществляется автоматически в соответствии с критерием максимальной связности однотипных элементов. Применение этого принципа позволяет уменьшить количество межкорпусных соединений, обеспечив тем самым лучшие условия для дальнейшего выполнения трассировки. На рис. 2 приведен пример компоновки элементов устройства, а на рис. 3 – трассировка печатной платы.

Обычно топологическое пространство представляет собой двусторонний монтаж, на каждой стороне которого выполняется разводка соединительных проводников с помощью модифицированных стандартных алгоритмов в зависимости от конкретных требований.

При анализе топологии платы проектируемого устройства модель позволяет динамически (в процессе логического моделирования устройства) вычислить помехи, возникающие в проводниках, которые, в свою очередь, могут привести к существенному изменению вида временной диаграммы. Результаты моделирования на основе K -значного дифференциального исчисления представлены на рис. 4. Получены временные диаграммы функционирования модели устройства с учетом влияния переходных процессов переключения сигналов и перекрестных помех. Моделирование показало (рис. 4), что при функционировании устройства имеются "узкие" места. В частности, в моменты времени $t \in [38; 40] \cup [243; 247]$ на инверсном выходе NQ триггера имеются паразитные всплески выходного сигнала, что соответствует значению " $_P$ " используемого системой моделирования тринадцатизначного алфавита, в моменты времени $t \in [23; 25]$ на прямом выходе Q триггера наблюдается "провал" выходного сигнала, что в используемом тринадцатизначном алфавите соответствует символу " $_V$ ". Кроме того, фронт сигнала на прямом выходе триггера в моменты времени $t \in [13; 23]$ имеет искажения (символ " $_F$ "), а

его спад имеет искажения в моменты времени $t \in [76; 80] \cup [324; 351]$ (символ " $_L$ ") используемого в системе на основе K -значного дифференциального исчисления тринадцатизначного алфавита.




Рис. 2. Компоновка элементов устройства




Рис. 3. Трассировка печатной платы

Выводы

Анализ временных диаграмм (рис. 4) и сопоставление их с типичными сигналами тринадцатизначного алфавита (рис. 1) показывает, что разработанная система моделирования объединяет в себе свойства систем моделирования на основе многозначных алфавитов и систем моделирования на основе обыкновенных дифференциальных уравнений и позволяет моделировать переходные процессы переключения логических элементов, определять риски сбоев в этих элементах, а также результат воздействия на эти устройства внутренних и внешних полей.

Список литературы

1. Разевиг В.Д. Система проектирования цифровых устройств OrCAD / В.Д. Разевиг. – М.: Солон, 2000. – 160 с.
2. Разевиг В.Д. Применение программ P-CAD и PSpice для схемотехнического моделирования на ПЭВМ: / В.Д. Разевиг. – М.: Радио и связь, 1992. – Вып. 4. – 71 с.




Рис. 4. Временные диаграммы функционирования модели устройства

3. Автоматизоване проектування складних систем у комп'ютерній системотехніці / С.Ю. Леонов, Т.В. Гладких, Г.І. Загарій, О.І. Стасюк. – Х.: Нове слово, 2012. – 287 с.

4. Разевиг В.Д. Система схемотехнического моделирования MICRO-CAP 5 / В.Д. Разевиг. – М.: СОЛОН, 1997 – 152 с.

5. Логическое моделирование и тестирование цифровых устройств / Ю.А. Скобцов, В.Ю. Скобцов. – Донецк: ИПММ НАН Украины, ДонНТУ, 2005. – 436 с.

6. Hayes Y.P. A systematic approach to multivalued digital simulation / Y.P. Hayes // Proc. Int. Conf. Comput. Design. – 1984. – P. 177-182.

7. Akers S.B. A logic system for fault test generation / S.B. Akers // IEEE Trans. Comput.. – 1976. – № 6. – P. 620-630. с

8. Eichelberger E.B. Hazard detection in combinational and sequential switching circuits / E.B. Eichelberger // IBM J. Res. and Develop. – 1965. – 9. – № 2. – P. 90-99.

9. Lewis D.W. Hazard detection by quardary simulation of logic devices with bounded propagation delay / D.W. Lewis // Proc. Design Automation Workshop. – 1972. – P. 157-164.

10. Chappel S.C. Automatic test generation for asynchronous digital circuits / S.C. Chappel // Bell Syst. Techn. J. – 1974. – 53, № 8. – P. 1477-1503.

11. Бараишко А.С. Моделирование и тестирование дискретных устройств / А.С. Бараишко, Ю.А. Скобцов, Д.В. Сперанский. – Киев : Наук. думка, 1992. – 288 с.

12. Бохман Д. Двоичные динамические системы / Д. Бохман, Х. Постхоф. – М.: Энергоатомиздат, 1986. – 400 с.

13. Дмитриенко В.Д. К-значное дифференциальное исчисление и моделирование цифровых устройств / В.Д. Дмитриенко, С.Ю. Леонов. – Х.: Транспорт Украины, 1999. – 223 с.

14. Дмитриенко В.Д. Использование нейронной сети на основе К-значных нейронов для распознавания рисков сбоя / В.Д. Дмитриенко, С.Ю. Леонов, Т.В. Гладких. – Вестник НТУ "ХПИ". – Х.: НТУ "ХПИ", 2011. – Вып. 36. – С. 52–60.

Поступила в редколлегию 1.10.2015

Рецензент: д-р техн. наук проф. В.Д. Дмитриенко, Национальный технический университет «ХПИ», Харьков.

СИСТЕМА МОДЕЛЮВАННЯ ЦИФРОВИХ ПРИСТРОЇВ НА ОСНОВІ К-ЗНАЧНОГО ДИФЕРЕНЦІЙНОГО ЧИСЛЕННЯ ТА БАГАТОЗНАЧНИХ АЛФАВІТІВ

С.Ю. Леонов

У статті розглядається застосування багатозначних алфавітів при моделюванні в системі К-значного диференційного числення та аналізі працездатності цифрових пристроїв з її допомогою. Це дає можливість проектувати швидкодіючі цифрові пристрої з урахуванням динаміки перемикання сигналів та обліку зовнішніх і внутрішніх перешкод.

Ключові слова: система моделювання, К-значне диференційне числення, багатозначні алфавіти, динаміка перемикання сигналів, зовнішні та внутрішні перешкоди.

DIGITAL DEVICES MODELING SYSTEM BASED ON K-VALUED DIFFERENTIAL CALCULUS AND MULTI-VALUED ALPHABETS

S.Yu. Leonov

The article discusses the use of multi-valued alphabets in the simulation in the K-Value differential calculus and analysis performance of digital devices with it. This makes possible to design a high-speed digital devices, taking into account the dynamics of the switching signals and taking into account external and internal hindrances.

Keywords: modeling system, K-Value differential calculus, many-valued alphabets, dynamics of switching signals, external and internal hindrances.