1. Наука
  2. Видання
  3. Наука і техніка Повітряних Сил Збройних Сил України
  4. 1(18)'2015
  5. МІНІМІЗАЦІЯ ДОВЖИНИ ТОПОЛОГІЧНИХ ШЛЯХІВ ПРОХОДЖЕННЯ СИГНАЛІВ ПО МАТРИЦІ ПРОЦЕСОРІВ ПРИ РОЗМІЩЕННІ СИСТЕМИ БУЛЕВИХ РІВНЯНЬ У PROGRAMMABLE UNLIMITED SYSTEMS

МІНІМІЗАЦІЯ ДОВЖИНИ ТОПОЛОГІЧНИХ ШЛЯХІВ ПРОХОДЖЕННЯ СИГНАЛІВ ПО МАТРИЦІ ПРОЦЕСОРІВ ПРИ РОЗМІЩЕННІ СИСТЕМИ БУЛЕВИХ РІВНЯНЬ У PROGRAMMABLE UNLIMITED SYSTEMS

Н.Т. Процай
Анотації на мовах:

В статті запропоновано метод розв’язання задачі мінімізації загальної довжини топологічних шляхів проходження сигналів по матриці процесорів при розміщенні системи мулевих рівнянь у Programmable Unlimited Systems з метою максимального використання паралельного та конвеєрного режимів роботи мультипроцесора для отримання розв’язку за мінімально можливий час. Наведено топологічна та математична моделі структури процесора. Проаналізовано достоїнства та недоліки метода. Окреслені перспективи подальших досліджень у зазначеному напрямку
Ключові слова: мультипроцесор, секвенсер, Programmable Unlimited Systems, планарна структура, хвильовий алгоритм, булеві рівняння, граф, мінімізація шляху на графі